Главная -> Книги

(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) ( 30 ) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) (48) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (30)

Относительная погрешность изготовления резисторов делителя эталонных напряжений, % .......±0,16

Относительная погрешность коллекторных резисторов дифференциальных каскадов компараторов, %.....±4

Разброс площадей эмиттеров транзисторов входных каскадов компараторов, %..........±2

Разброс сопротивления контактных окон к эмиттерам транзисторов входных каскадов компараторов. Ом . ±1,8

Разброс поверхностных сопротивлений слоя эмиттера в транзисторных входных каскадах компараторов, % ±1

Разброс статических коэффициентов усиления по току транзисторов входных каскадов компараторов, % . . . ±3

Первая ступень шифратора построена на 256 стробируемых элементах И и служит для преобразования унитарного кода с выходов 256 компараторов в позиционный код. Схема первой ступени шифратора соответствует схеме шифратора ИС К1107ПВ1 на рис. 4.1 и отличается лишь числом входов и выходов. Принципиальная электрическая схема элемента И идентична схеме рис. 4.3.

Вторая ступень шифратора состоит из четырех шифраторов позиционного кода в двоичный код. Каждый шифратор преобразует позиционный двоичный код с выходов 64 схем И в 6-разрядный двоичный код. Все четыре шифратора построены на основе элементов ИЛИ. Принципиальная электрическая схема элемента ИЛИ полностью соответствует схеме аналогичного элемента ИС К1107ПВ1 (см. рис. 4.4). По схеме все четыре шифратора одинаковые. Схема одного из них показана на рис. 4.31. Более подробно такой шифратор описан в § 4.1. Шина Q1 первого шифратора в дальнейшем не используется, а шина Q1 остальных шифраторов образует разряд переполнения. Первый шифратор обслуживает первые 63 выхода схем И, второй с 64-го по 127-й, третий с 128-го по 191-й, четвертый с 192-го по 255-й. С выходов код подается на промежуточные регистры хранения. В состав АЦП входят четыре 7-разрядных регистра хранения, причем в регистре первого шифратора используется шесть разрядов, а в остальных - семь. Назначение, принцип действия и принципиальная электрическая схема промежуточных регистров хранения полностью соответствует аналогичным регистрам АЦП К1107ПВ1 (см. рис. 4.6).

Код с выходов промежуточных регистров хранения поступает на третью ступень шифратора, выполняющую функцию объединения четырех 6-разрядных двоичных кодов в полный 8-разрядный двоичный код. Схема построения шифратора третьей ступени АЦП К1107ПВ2 приведена на рис, 4.32.

Сформированный 8-разрядный код с выхода шифратора третьей ступени поступает на логику выбора типа выходного кода, выполненную на элементах ИСКЛЮЧАЮШ,ЕЕ ИЛИ, а затем через выходной буферный регистр и выходные преобразователи уровня - на выход АЦП. Принципиальная электрическая схема логики выбора



31 ii2Qiate5iisg7(M3P)sieie3e9Sg6g7(M3P)gw2e3mesi/se7(M3PJgiezi/mesi/(S7(M3P)

-ОвШзр)

-07 -Q3

Рис. 4.31. Схема построения второй ступени шифратора ИС КИ07ПВ2

типа кода и принцип действия полностью соответствует микросхеме К1107ПВ1 (смч рис. 4.8).

Преобразователи уровня сигналов управления слу>кат для феобразовайия входных ТТЛ-сйгнйлов и соответствуют аналогичным пpeoбpaзoЁ£lteлям АЦП К1107ПВ1. Незначительное отличие имеет преобразователь уровйя тактЬвоГо сигнала. Это отлиь<йе заключается в том, что выход преС/бразовйтеля более мощ ный; это обусловлено большим *)ислом подсоединяемых к rieMy Схем сИнхроИИза-ции.

Система Синхронизации имеет более разветвленную сеть и содержи! восемь схем синХрбнизацйи KOiWrtapaTopoB и шифратора ft Одну схему синхронизации выходных бферйых регистров. Каждая из восьми схем Сийхронизации формирует taKTOBbie сйгнеГлы для стробирования 32 компараторов, 3 схем И и 4 разрядов rIpoмeЖyfoчfloo регистра хранения. Принципиальные элекгрйЧеские схемы схем сИнсрОнизации идентичны аналогичным микросхемам КИ07ПВ1 (см. рис. 4.9). Для обеспе1ения равенства задержек распространения тактовых сигналов к каЖдОй из Восьми линеек ком-riapaTopoB длина проводников, соединяю щих выход схемы преобразователя уровни со входами схем синхронизации, кой-структивно выполнена одинаковой.

Как уже отмечалось выше, построение микросхем К1107ПВ1 и К1107ПВ2 Одинаковое, одинаковые также временные диаграммы работы обоих преобразователей (см. рис. 4.12). Фронтом тактового импульса производится стробирование компараторов, т. е. фиксирование зна-

2-J--У-5-6-7-&-9-10-11-12-13-/4-15-15-17-1Й -19-20-21 -22-23-Zk-25-26-27-28-29-

Q102g3llt05a6Q7(/3P)

Рис. 4.32. Схема построения одного шифратора третьей ступени АЦП КП07ПВ2

964963�47593�63601605195



чения входного сигнала выборки п. С приходом фронта второго тактового импульса производится фиксирование выборки (п + 1)-го входного сигнала, а код выборки п на выходе АЦП появляется спустя время задержки выходного буферного регистра tgjf, отсчитываемое относительно фронта второго тактового импульса. Длительность тактового импульса должна быть не менее, с одной стороны, времени задержки первой ступени шифратора, с другой - суммы времен задержек третьей ступени шифратора и схем ИСКЛЮЧАЮЩЕЕ ИЛИ. Длительность паузы тактового сигнала определяется наибольшим временем: временем задержки компараторов или временем задержки второй ступени шифратора. Максимальные из этих задержек и будут определять минимальную длительность т, тактового импульса и минимальную длительность паузы Тр тактового сигнала соответственно. Максимальная частота преобразования fc,„„i= 1/(т,,„ + Тр,„). Время преобразования стах==т,,„ + Tp,„ + /s«- При этом должно быть соблюдено условие, чтобы сумма длительности импульса тактового сигнала и паузы была больше или равна задержке выходного буферного регистра. Все сказанное справедливо и для ИС АЦП К1107ПВ1.

Таким образом, кодирование входного сигнала и изменение кода на выходе производятся каждые 50 не, при этом время преобразования АЦП не превышает 100 не.

Особенности применения ИС К1107ПВ2 аналогичны особенностям применения ИС К1107ПВ1. Следует лишь отметить, что при спектре входного сигнала более 2,5 МГц для получения гарантированной монотонности ХП на входе АЦП необходимо применение дополнительной схемы УВХ. Как и при использовании ИС К1107ПВ1, вопрос о применении на входе АЦП внешней схемы УВХ должен решаться отдельно для каждого конкретного случая. Для ИС К!!07ПВ2 ориентировочное среднее квадратическое значение нелинейности ХП (на частоте входного синусоидального сигнала 2,5 МГц) не превышает ±1,5 ЕМР. Реально ИС имеют запас по допустимой скорости изменения входного сигнала, при которой обеспечивается монотонность ХП; для ряда схем эта величина

8j,EMP

--- ч

1 1 1

го 0 20

SO т, °с

-20 0

60 Г,"С

Рис. 4.33. Зависимость не.шнейности от температуры окружающей среды при С,<1=5 В, t/„,= -6 В

Рис. 4.34. Зависимость дифференциальной нелинейности от температуры окружающей среды при 11а\=Ъ В, Ucc2 =

= -6 В



(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) ( 30 ) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) (48) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73)