прошедших через элемент И в счетчик, N=x/fc4, где т - временной интервал, заполненный счетными импульсами, следуемыми с частотой /сч. Таким образом осуществляется преобразование временного интервала между зондирующим и управляющим импульсами в двоичный код с ценой младшего разряда Дт = 1 сч.

Перед началом измерения в счетчик в дополнительном коде записывается число Ло = то сч, где то - опорное

значение временного интервала. После прихода управляющего импульса в счетчике остается число AN=M-No, которое является выходным цифровым сигналом временного дискриминатора. Устройство считывания (УС) но задержанному на некоторое время управляющему импульсу обеспечивает Считывание из счетчика числа ДЛ, при этом положительные числа выдаются в прямом коде, а отрицательные - в дополнительном. После считывания происходит сброс показаний счетчика и ввод числа Ло для следующего цикла измерения.

Рассмотренный вариант дискриминатора имеет пропорциональную характеристику (рис. 10.33, б), шаг квантования измеряемого интервала времени равен периоду следования счетных импульсов Гсч.

На рис. 10.34, а приведена схема временного дискриминатора, принцип работы которого аналогичен аналоговому дискриминатору, описанному в

Рис. 10.34. Временной дискриминатор:

а - структурная схема; б - эпюры

& 1.6. Как видно из рисунка, этот дискрихминатор состоит из логических элементов И, генератора счетных импульсов и реверсивного счетчика (PC). На рнс. 10.34,6 показаны графики, поясняющие работу этого дискриминатора. Входной сигнал Usx(t) подается на логические элементы И] и Иг, на которые также поступают следящие импульсы Wci и Wc2- На выходе этих элементов формируются два импульса длительностями Ti и Т2, которые открывают элементы Из и И4 для прохождения счетных импульсов. Число прошедших импульсов зависит от длительности импульсов Ti и Т2 и равно соответственно Л1 и Л2. В реверсивном счетчике фиксируется разность этих чисел импульсов N=N2-Число Л считывается, после чего в счетчике устанавливается нуль и начинается следующий цикл измерения.

Если счетные импульсы синхронизированы со следящими импульсами, то дискриминационная характеристика имеет вид, изображенный на рис. 10.35. Шаг кванто-

Рис. 10.35. Дискриминационная характеристика временного дискриминатора

Рис. 10.36. Структурная схема разомкнутого синтезатора частот

вания преобразуемой величины Дт определяется периодом повторения счетных импульсов Тсч-

Цифровые синтезаторы частот предназначены для формирования колебаний с частотами fv=fo-\-NAf, где fo - центральная частота; А/ - дискретность отсчета частоты; Л - управляющее число. На рис. 10.36 показана схема разомкнутого синтезатора [17], построенного на счетчике-делителе. Преобразователь сигнала (ПС) из синусоидальных колебаний с частотой фор.мирует последовательность импульсов той же частоты с нулевой фазой относительно входных колебаний.

в счетчике-делителе (СД), который является обычным двоичным счетчиком, в дополнительном коде записывается управляющее число Лу, его ввод осуществляется устройством ввода (УВ). При поступлении на вход СД Лу входных импульсов происходит его переполнение (Лу+Лу=0), в результате чего в счетчик записывается нуль, а на его выходе появляется импульс переполнения,

под действием которого d счетчик снов а записывается число yVy. Таким образом, частота следования импульсов переполнения на выходе счетчика

"бых

I I 1 I I м„

"1

1 i 1 I L L

оказывается в Ny раз меньше эталонной частоты. Импульсы переполнения с СД подаются в гнр-монические колебания. Для получения линейной зависимости частоты синтезатора от управляющего числа N в его состав включено устройство пересчета (УП), которое число N преобразует в Лу по формуле iVy = =fs{fo+NAf). В общем случае число Ny является дробным и округляется при вводе в счетчик, в результате чего возникают искажения линейной зависимости частоты синтезатора от управляющего числа. Наличие схем пересчета и возникновение ошибки из-за округления управляющего числа являются основными недостатками рассмотренного синтезатора частот.

В цифровых системах ФАПЧ при небольшом диапазоне изменения частоты входного сигнала применяются цифровые управляемые фазовращатели (рис. 10.37, а), состоящие из устройства добавления и исключения (УДИ) и счетчика-делителя [19]. Логический элемент И открывается высоким напряжением с триггера (Т),

J J.

Рис. 10.37. Цифровой фазовращатель:

а - структурная схема; б - эпюры