Главная -> Книги

(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) (48) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (74) (75) (76) (77) (78) (79) (80) (81) (82) (83) (84) (85) (86) (87) (88) (89) (90) (91) (92) (93) (94) (95) (96) (97) (98) (99) (100) (101) (102) (103) (104) (105) (106) (107) (108) (109) (110) (111) (112) (113) (114) (115) (116) ( 117 ) (118) (119) (120) (121) (122) (123) (124) (117)

держит около 1700 операторов языка ПЛ/1, а объем памяти ЭВМ для хранеиня кросс-ассемблера - 70К байт.

Программа моделирования предназначена для отладки объектных программ проектируемой МПС. В моделирующей программе все регистры МП представляются ячейками памяти, и программа имитирует выполнение каждой команды прикладной программы с соответствующим преобразованием этих ячеек. С помощью команд, вводимых с терминала при интерактивной отладке или с перфоносителя при пакетной отладке, пользователь может выполнять следующие действия: вывод на терминал полной трассы выполняемых команд; распечатку времени реализации отдельных участков нли всей программы; останов в контрольных точках Программы с выводом диагностической информации; вывод иа печать содержимого регистров микропроцессора, памяти слова состояния программы и т. п.

Так, разработанная для МП КР580 программа моделирует один такт работы микропроцессорной системы на ЕС-ЮЗЗ за 10 мкс, требуемый объем памяти составляет примерно 77К байт, а объем программы моделирования - примерно 800 операторов.

После завершения моделирования объектной программы необходимо вывести объектный код на перфоленту для последующей его загрузки и отладки в резидентном режиме в МПС.

8-7. ТЕНДЕНЦИИ В РАЗВИТИИ АРХИТЕКТУРЫ МИКРО- И МИНИ-ЭВМ И РАСПРЕДЕЛЕННЫХ СИСТЕМ НА ИХ ОСНОВЕ

В настоящем параграфе обзорно рассмотрены некоторые аспекты развития мнни- и микро-ЭВМ. Содержание его не претендует на исчерпывающую полноту, поскольку развитие цифровой вычислительной техники идет стремительными темпами.

Однокристальные микропроцессоры. В конце 70-х годов появились 16-битные микропроцессоры нового поколения, функциональные возможности которых приближаются к возможностям процессоров современных мини-ЭВМ. Архитектура, система команд, адресное пространство п внешние сигналы микропроцессоров удовлетворяют таким требованиям, как работа в режиме мультипрограммирования, организация мультипроцессорных систем, простота реализации языков высокого уровня, позицнонно-независимых, реентрантных и динамически перемещаемых программ. Кроме того, расширены форматы данных: биты, байты, слова ( 6 бит), длинные слова (32 бита), иногда счетверенные (64 бита), цепочки байт и слов, упакованные и неупакованные двоично-десятичные числа. Расширена система команд, в частности введены команды умножения и деления. Хотя число базовых команд возрастает незначительно н составляет примерно 100, увеличение числа режимов адресации примерно до 20 привело к тому, что число кодов операций превышает 1000. Расширение функций микропроцессоров и стремление сохранить корпус с 40-48 (редко с 64) контактами привело к широкому исполь-зованию мультиплексирования адресов и данных, а также многофункциональных линий.

Однокристальные микро-ЭВМ. Увеличение плотности упаковки позволило разместить на одном кристалле все компоненты ЭВМ: процессор, память, средства ввода-вывода; последние, разумеется, будут обладать ограниченными возможностями. Поэтому однокристальные микро-ЭВМ предназначены для использования в качестве встраиваемых элементов различных изделий.

На ряс. 8-16 показана структурная схема мнкро-ЭВМ 8748 фирмы Intel. В состав этой 8-битиой ЭВМ входят: процессор с аккумуляторной



Процессор

Првгртютя память 1К байт

ЗУПВ 2565ат

= Pi

Таймер

Внцтреття шина

Ф-Шина

П

Рис. 8-16. Структура однокристальной иикро-ЭВМ

архитектурой и простой системой команд, программная память в виде перепрограммируемого ПЗУ емкостью 1К байт, оверативная память емкостью 256 байт, 8-битный таймер, два программно-управляемых порта ввода-вывода Р1 и Р2 и двунаправленная шина РО.

Программная и оперативная память логически и физически разделены, в частности отсутствуют команды записи в программную память. При подключении внешинх микросхем допускается адресовать программную память до 4К байт и оперативную память 256 байт. Имеется одноуровневая система векторных прерываний, которая воспринимает запросы прерываний от внутреннего таймера и внешнего источника.

Система команд насчитывает 96 команд, большинство которых (75 %) однобайтные, а остальные двухбайтные. Около половины команд выполняется за один цикл (2,5 мкс), а другие -за два цикла. К последним относятся команды с непосредственными операндами и все команды ввода-вывода. Функционально команды делятся иа семь групп: аккумуляторные, передач даииых, передачи управления, ввода-вывОда, управления микро-ЭВМ (например, разрешения и запрещения прерываний) , таймером и флажками.

В разработке микро-ЭВМ использовано несколько интересных новинок, некоторые из которых рассматриваются ниже. Микро-ЭВМ имеет резервный режим работы с пониженным потреблением энергии. Специальная схема позволяет снять питание со всех компонентов, кроме оне-ративной памяти. В этом режиме БИС потребляет всего 10-15 % номинальной энергии.

Внутренняя схема одношагоиой работы дает возможность выполнять программу по командам. После завершения каждой команды микро-ЭВМ останавливается и 12-битный адрес следующей команды выводится на 8 линий шины и 4 младших линии порта Р2.

С помощью внутреннего 8-битного таймера обеспечивается подсчет числа внешних событий (сигналов) и генерирование точных временных интервалов без загрузки процессора. Входными сигналами таймера служат либо переходы от низкого уровня к высокому на входе Т1, либо внутренние сигналы синхронизации с частотой 12,5 кГц. Сигнал переполнения счетчика устанавливает специальный флажок, состояние которого проверяется командой условного перехода. Этот же сигнал может вызвать прерывание процессора, если оно разрешено специальной командой.

Процессор с объектной ориентацией. Микросхема iAPX-432, разработанная фирмой Intel в 1981 г., приближается по своим возможнос-



ТИМ и быстродействию к процессорам больших ЭВМ и архитектурно значительно отличается от прежних процессоров. Микросистема состоит из трех сверхбольших ИС, содержащих более 200 000 транзисторов. Процессор данных образован двумя микросхемами: дешифратором команд iAPX-43201 н операционным устройством iAPX-43202. Они взаимодействуют по двунаправленной шине микрокоманд и реализуют выборку, дешифрацию и выполнение команд программы с быстродействием 200К операций/с. Интерфейсный процессор iAPX-43203 обеспечивает взаимодействие с другими процессорами системы и управляет пакетной шиной, связывающей процессор данных и память. За одну передачу по пакетной шине в режиме «запрос-отвег» передается от 1 до 16 байт данных.

Процессор iAPX-432 имеет обширную систему команд (операторов), которая обрабатывает 8 аппаратно-распознаваемых типов данных: 8-бнтный символ С, 16-битное короткое целое КЦ (со знаком), 16-битное короткое порядковое КО (без знака), 32-битное целое Ц (со знаком), 32-битное порядковое П (без знака), 32-битное короткое действительное КД (знак, 9-битная характеристика и 22-битная мантисса), 64-битное действительное Д (знак, 11-бнтная характеристика и 52-битная мантисса) и 80-битное временное действительное БД (знак, 15-битная характеристика и 64-битная мантисса). Операторы, реализуемые процессором, приведены в табл. 8-7.

Приведенные выше типы данных называются примитивными, так как нз них образуются более сложные структуры данных: массивы и записи. Массивы состоят из нескольких элементов одного и того же типа, 1. е. допускаются массивы целых, символов и т. д. Записи имеют несколько полей, которые могут представлять данные различных типов, например запись может состоять из символа, целого и действительного чисел. В процессоре нет аппаратных команд, рассчитанных на структурированные типы данных, но предусмотрены механизмы их простой обработки. Обращения к каждому примитивному типу данных реализуются с помощью специальных режимов адресации, которые упрощают выбор отдельных элементов из массивов и записей.

Команды определяют операторы и операнды, причем в некоторых операторах требуется до трех операндов. Команды размещаются в аппаратно-распознаваемых командных, сегментах памяти. Для процессора данных командные сегменты представляют собой смежные цепочки бит, называемых потоком команд. Команды имеют переменную длину и размещаются в потоке команд произвольно, начиная с любого бита. Про-

Пале кода оператора

Операнд \ Операнд] Операнд 3 1 Z j /

Поле

Лоле

дюрмата

класса

Логический адрес

Селектор \сегмента

Смещение

(база I Индекс\

Рис. 8-17. Общий формат команды



(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) (48) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (74) (75) (76) (77) (78) (79) (80) (81) (82) (83) (84) (85) (86) (87) (88) (89) (90) (91) (92) (93) (94) (95) (96) (97) (98) (99) (100) (101) (102) (103) (104) (105) (106) (107) (108) (109) (110) (111) (112) (113) (114) (115) (116) ( 117 ) (118) (119) (120) (121) (122) (123) (124)