Главная -> Книги

(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) ( 19 ) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) (48) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (74) (75) (76) (77) (78) (79) (80) (81) (82) (83) (84) (85) (86) (87) (88) (89) (90) (91) (92) (93) (94) (95) (96) (97) (98) (99) (100) (101) (102) (103) (104) (105) (106) (107) (108) (109) (110) (111) (112) (113) (114) (115) (116) (117) (118) (119) (120) (121) (122) (123) (124) (19)

Система команд МП КР580

Таблица 3-2

Мнемоника команды

Описание команды

Признаки результата операции

MOV D, S MVI D, data LXI гр, data LDA addr ST А addr LHLD addr SHLD addr LDAX rp STAX rp XCHG

(D)(S)

(D)data

(D)data

(A)(addr)

(addr)4-(A)

L(addr), H(addr-H)

(addr)L,(addr4-l)(H)

A-(rp)

((rp))A

(H) (D), (L)4-> (E)

ADD S

(A)(A)--(S)

ADI data

(A)(A)-fdata

ADC S

(A)(A) + (S) + (C)

ACI data

(A)(A)-i-data-i-(C)

>- =

DAD rp

(H, L)(H,L) + (rp)

SUB S

(A)(A)-(S)

•e-S

SUI, data

(A)(A)-data

ca P-

SBB S

(A)(A)-(S)-(C)

-•ri О

SBI data

(A)(A)-data-(C)

i-U

INR D

(D)(D)-f!

X CD

INX rp

(rp)--(rp)-i-!

DCR D

(D)(D)-1

DCR rp

(rp)(rp)-l

Десятичная коррекция

ANA S

(A)(A)A(S)

ANI data

(A)(A)Adata

XRA S

(А)(А)Ф(5)

XRI data

(A)(A)©data

Ю CD

ORA S

(A)(A)V(S)

Q. Ю

ORI data

(A)(A)Vdata

CMPS

(A)-(S)

»s о

CPl data

(A)-data

(An+,)(An),

(A„)(A7), (C),(A7)

(A„)(A„+,),

(A7)-(A„), (C)(Ao)

(A„+,)4-(A„),

(C)(A,), (Ao)(C)

(A„)(A„+i),

(C)(Ao), (A7)(C)

(C)4-I

(C)-(C)

(A)-(A)



Продолжение табл. 3-2

Мнемоника команды

Описание команды

Признаки результата операции

ее X «3

JMP addr Jcond addr

CALL addr Ccond addr

RET Rcond

PCHL RSTn

(PC)(addr) (PC)--(addr), если условие CCC в поле cond истинно

(PC)(addr) (PC)-<-(addr), если условие ССС в поле cond истинно

Возврат из подпрограммы

Возврат из подпрограммы, если условие ССС в поле cond истинно (РС)(Н, L) Команда повторного старта

- cq

3 >>

о н р;

ю о g

И а

vd о

IN port OUT port PUSH rp PUSH PSW

POP rp POP PSW

XTHL SPHL El DI HLT NOP

(A)(port)

(port){A)

({SP))-{rp)

{(SP))--(A)

и (Z, S, P, C, AC)

{rp)((SP))

(Z, S, P, C, AC)

и {A){(SP))

(H, L)«-{{SP))

(SP)(H, L)

Разрешение прерывания

Запрещение прерывания

Останов

Пустая команда

тем с использованием подпрограмм. Отрицательные числа при выполнении арифметических операций необходимо преобразовывать в дополнительный код.

3. Логические команды реализуют операции логического сложения и умножения, исключающего ИЛИ, инвертирования, левого и правого сдвигов и некоторые другие. Исходные операнды хранятся в регистрах или ячейках памяти, а результат помещается в аккумулятор.

4. Команды передачи управления, в число которых входят команды безусловной и условной передачи управ-



ления, обращения и выхода из подпрограмм.-Данные команды не формируют признаков результатов операций.

5. Команды ввода и вывода информации, обращения к стековой памяти. Кроме того, в эту группу входит ряд команд управления работой МП.

Система команд микропроцессора КР580 приведена в табл. 3-2, в которой использованы следующие условные обозначения: D, S - приемник (Destination) или источник (Source) информации, в качестве которых используются регистры МП В, С, D, Е, Н, L, аккумулятор А и ячейки памяти М (Memory); data -8- или 16-битное данное; addr - 16-битный адрес памяти; (...)-содержимое ячейки памяти или регистра МП; (SP) -содержимое указателя стековой памяти; ((SP)) - содержимое ячейки стековой памяти; port - 8-битный адрес периферийного устройства; гр-регистровая пара В, С; D, Е; Н, L или указатель стека SP; ССС - 3-битный код признака, используемого в командах передачи управления (см. табл. 3-1); п - номер команды повторного старта, п = 0-=-7.

3-5. ОДНОКРИСТАЛЬНЫЙ 16-БИТНЫЙ МП

Наиболее известен 16-битный микропроцессор 8086* фирмы Intel. Он выполнен по НМОП-технологии, имеет 40-контактный корпус и одно напряжение питания -f-5 В. Номинальная частота однофазных сигналов синхронизации составляет 5 МГц. На кристалле размером 5,5Х Х5,5 мм размещено 29 ООО транзисторов. Для достижения номинальной производительности необходима память с циклом 500-800 не и временем обращения при считывании 290-460 НС. Все регистры и двунаправленная мультиплексная шина AD адреса и данных 16-битные. Старшие 4 бита адреса мультиплексируются с сигналами состояния. Следовательно, длина физического адреса памяти составляет 20 бит, что обеспечивает адресное пространство 1М байт. Микропроцессор прямо адресует 256 портов ввода и 256 портов вывода и косвенно - 64К 8-битных портов ввода-вывода.

В архитектуре микропроцессора видна тенденция сохранения программной совместимости с 8-битным микропроцессором 8080. Хотя прямой совместимости вверх не достигнуто, ассемблерные программы 8080 легко трансформируются в программы 8086 (имеется специальная программа преобразования).



(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) ( 19 ) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) (48) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (74) (75) (76) (77) (78) (79) (80) (81) (82) (83) (84) (85) (86) (87) (88) (89) (90) (91) (92) (93) (94) (95) (96) (97) (98) (99) (100) (101) (102) (103) (104) (105) (106) (107) (108) (109) (110) (111) (112) (113) (114) (115) (116) (117) (118) (119) (120) (121) (122) (123) (124)