поэтому конфликтов между обращениями к памяти от процессора и схем регенерации не возникает. Основой эффективной синхронной регенерации является схема «планировщика» регенерации. Она воспринимает сигналы состояния процессора и запросы таймера регенерации и «планирует» циклы регенерации в те же фазы машинных циклов, когда процессор не обращается к памяти. Конкретная реализация планировщика определяется особенностями конкретного процессора, поэтому модули памяти теряют универсальность по сравнению с модулями, в которых применяется асинхронная регенерация.

3. Полусинхронная регенерация, являющаяся комбинацией первых двух способов, выполняется синхронно с сигналами главного генератора синхронизации, но асинхронно с действиями процессора. Здесь несколько упрощается логика разрешения конфликтов: если запрос к памяти от процессора инициируется синхронно с фронтом сигналов главной синхронизации, а запрос регенерации - со спадом, то два запроса одновременно не возникают. В остальном полусинхронная регенерация аналогична асинхронной.

При выборе способа регенерации необходимо учитывать особенности процессора, например, организацию состояний ожидания, особенности машинных циклов, а также кристаллов динамической памяти. Наиболее сложной для проектирования оказывается синхронная регенерация. Следует отметить, что при использовании асинхронной регенерации потери производительности обычно невелики. Если, например, цикл памяти составляет 500 не, то в интервале регенерации 2 мс укладывается 4000 циклов памяти. В этом же интервале для памяти 4К с организацией 64 X 64 необходимо выполнить 64 цикла регенерации, что составляет примерно 2 %. В настоящее время многие микропроцессорные комплекты имеют в своем составе БИС контроллеров динамической памяти.

Организация системы памяти. Адресуемое пространство памяти с 16-битной шиной адреса составляет 64К байт. Емкость отдельных кристаллов памяти гораздо меньше, поэтому память ЭВМ может состоять из десятков кристаллов. Для построения памяти разрядностью М бит на основе т-битных кристаллов памяти необходимо объединить М/т кристаллов, входы адресных и управляющих сигналов которых объединяются параллельно. Поэтому далее при рассмотрении организации системы памяти на 64К байта будем предполагать, что в качестве базовых кристаллов используются кристаллы с организацией Nx8, где N - чис-

ло ячеек памяти кристалла. На рис. 3-36 приведена типичная схема модуля статической памяти емкостью 4К байт, построенного на основе 8 кристаллов с организацией 512X8. Обычно память большой емкости разделяют на взаимосвязанные модули (платы) емкостью 4К-8К байт, содержащие необходимые обслуживающие схемы: дешиф- раторы, буферные схемы, схемы управления и регенерации. Для прбстоты построения схемы будем считать, что все активные сигналы управления соответствуют высокому уровню.

Одноименные линии данных всех кристаллов системы памяти объединяются параллельно и подключаются к системной шине данных. При обращении к памяти с шиной данных электрически связан только один выбранный кристалл, а тристабильные буферы линий данных остальных, невыбранных, кристаллов переведены в состояние высокого сопротивления, т. е. отключены от шины данных. При параллельном включении многих кристаллов памяти могут быть превышены нагрузочные способности процессора, поэтому между памятью и процессором обычно включают шинные усилители-формирователи.

Линии адреса разделяются на четыре группы и выполняют следующие функции.

Линии адреса A15-А12 используются для выбора модуля емкостью 4К байт в адресуемом пространстве памяти, 16 выходных линий Дш подключены к отдельным модулям.

Три линии адреса Ли-Ад дешифруются на плате модуля дешифратором Дш2, выходные сигналы которого выбирают один из 8 кристаллов ЗУПВ, участвующий в обмене данными с процессором. Кристалл выбирается посредством входов CS.

Младшие 9 линий адреса As-Ао используются для выборки адресуемой ячейки памяти на кристалле. Во многих системах рабочее пространство памяти оказывается гораздо меньшим потенциально адресуемого пространства. Наличие у кристаллов памяти нескольких входов выбора кристалла позволяет упростить дешифрацию старших линий адреса.

Для расширения системы памяти можно использовать принцип страничной организации памяти. В этом случае прямо адресуемая память рассматривается как одна страница и используется для обращения к другим страницам расширенной памяти. Для обращения к памяти емкостью, например, в 1М байт необходим 20-битный адрес, сформи-

Аг,-Ао-

А»2"

Выборка mSymNS

Дш2 01

Л<,-f

Ао-н I

□

ЗУЯВ

5Г2Х8 D-r Do

- CSMRH

i зт 1

512*8

Z]I?7 Та

СУ WRRD

ЗУПВ 6

512*8 Do

CSWRRB

\-А ЗУПВ

512*8

Di Do

5a .1?,

Рис. 3-36. Модуль памяти емкостью 4К байт

Процессор

Шина данных

Шина адреса

д Основная память

Основная А память CS

Основная А память

Страница F

Страница t

Страница О

Рис. 3-37. Выбор страницы с помощью дешифратора