Главная -> Книги

(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) ( 48 ) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (74) (75) (76) (77) (78) (79) (80) (81) (82) (83) (84) (85) (86) (87) (88) (89) (90) (91) (92) (93) (94) (95) (96) (97) (98) (99) (100) (101) (102) (103) (104) (105) (106) (107) (108) (109) (110) (111) (112) (113) (114) (115) (116) (117) (118) (119) (120) (121) (122) (123) (124) (48)

DATIN :

M, A

SHLD

RBUF

CMRL

ERROR

4 5. ПРОГРАММИРУЕМЫЙ АДАПТЕР ПАРАЛЛЕЛЬНОГО ИНТЕРФЕЙСА

В любой ЭВМ необходимы средства обмена данными с разнообразными периферийными устройствами. В зависимости от условий конкретного применения и характеристик периферийного оборудования передача данных производится в параллельном или последовательном формате. Общность функций ввода-вывода стимулировала разработку БИС периферийных адаптеров, представляющих собой гибкие программируемые приборы, ориентированные исключительно на ввод-вывод. В настоящее время такие адаптеры стали обязательными компонентами практически всех микропроцессорных семейств. Как пример типичного параллельного периферийного адаптера, или программируемого периферийного интерфейса, ниже рассмотрена микросхема КР580ВВ55.

На рис. 4-16 приведена структурная схема адаптера и его программная модель. Подключение периферийного оборудования производится через три двунаправленных 8-битных порта (или канала) А, В и С. Интерфейс с системной шиной осуществляется с помощью 14 линий:

D7 o - двунаправленная шина данных с трехстабиль-ными каскадами.

Аь Ао - линии адреса, которые выбирают внутренний регистр адаптера, коммутируемый на шину данных: 00- порт А, 01-порт В, 10 - порт С и 11-регистр управления

CS -L-активный вход выбора кристалла; высокий уровень запрещает, а низкий разрешает связь прибора с системной шиной данных.

RD - L-активный вход считывания информации из ад-, ресуемого по линиям Ai,o регистра на шину данных.

WR - L-активный вход записи информации с шины данных в адресуемый внутренний регистр адаптера.

Ввод принятого символа ; Передача в область приема Продвижение и запоминание указателя

; Ввод состояния адаптера

Проверка ошибок , Обработка ошибочной ситуации EXIT: POP Н ; Восстановление регистров процессора

; Разрешение прерываний ; Возврат



Ai-Ao-£S£T-

Вуфер ША

Порт

ч-f-

Порт

>PBj.o

i 1 t I I 1 t

I JpynnoA

1 ?

PCy-B

Регистр ~j

2[ру!Ш В .

Регистр управления ,

L 7 0 7 О i

8 fj. p

Рис. 4-16. Структурная схема (а) и программная модель (б) микросхемы КР580ВВ55

RESET - Н-активный сигнал сброса для приведения прибора в начальное состояние; при действии сброса регистр управления обнуляется, а все три порта переводятся в режим ввода.

Отметим, что считывание из регистра управления (RD = =0, Ai,o=ll) не допускается, а одновременные запись и считывание (RD = 0 и WR=0) приводят к непредсказуемому результату.

Программирование и обмен данными с адаптером осуществляются командами ввода IN и вывода OUT, при выполнении которых на линиях А7 о (и одновременно Ais-s) находится адресная информация. Приемником и источником данных в микропроцессоре является аккумулятор. Входы Ai,o адаптера обычно подключаются к младщим линиям щины адреса, а подключение входа CS зависит от принятого способа выбора адаптеров, если их несколько,

В линейном выборе с кодами адреса 0И1ИХХ, 101111ХХ.....

111И0ХХ входы CS подключаются без дополнительного



7 6 5 l 3 2 f о

Режим 0

Режим 1

Режим 2

РЧ-0

ввод

Вывод

ввод

вывод

PC,-,

3-0

ввод

Вывод

РВ,-о

ввод 1 /

Режим 0

шшшш

Режим 1

Рис. 4-17. Формат приказа определения режима

дешифратора к соответствующим (нулевым) линиям адреса А7 2. В этом способе система может иметь до шести адаптеров; при большем числе адаптеров потребуется дешифратор с L-активными выходами, вход которого подключается к линиям А7 2-

Программирование адаптера заключается в загрузке управляющего слова (приказа) в регистр управления. Формат приказа определения режима, идентифицируемого условием D7 = l, приведен на рис. 4-17. Отметим, что 8-битные порты А и В не разделены, а линии порта С разделены на две 4-битные группы, представляющие собой два независимых порта. Например, приказ конфигурации порта А на ввод в режиме О, порта В на вывод в режиме 1, бита 3 порта С на ввод и бита 7 порта С на вывод имеет код 10010101. Этот код загружается в аккумулятор командой MVI и выводится в регистр управления адаптера командой OUT.

Приказ с нулевым старшим битом D7=0 используется для установки или сброса любого бита порта С. Биты Об-4 не используются и, обычно содержат нули; биты Dg-i содержат двоичный номер (адрес) модифицируемого бита порта С, а бит Do задает установку (Do=l) или сброс (Do=0) адресуемого бита. Например, приказ сброса бита 2 порта С имеет код 00000100. Приказы данного формата используются для формирования сигналов квитирования в режимах 1 или 2. Формирование положительного импульса на выходе бита 3 порта С реализуется следующими командами:

MVI А, 00000111В ; Установка бита 3 OUT CWR

MVI А, 00000110В ; Сброс бита 3 OUT CWR



(0) (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) ( 48 ) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (74) (75) (76) (77) (78) (79) (80) (81) (82) (83) (84) (85) (86) (87) (88) (89) (90) (91) (92) (93) (94) (95) (96) (97) (98) (99) (100) (101) (102) (103) (104) (105) (106) (107) (108) (109) (110) (111) (112) (113) (114) (115) (116) (117) (118) (119) (120) (121) (122) (123) (124)